AMD anuncia chips de 16 núcleos para 2011
AMD está diseñando un chip servidor con hasta 16 núcleos, cuadriplicando así la cantidad de núcleos de sus actuales chips servidor de mayor capacidad.
Conocido con el nombre en código Interlagos, el chip de AMD ofrecerá de 12 a 16 núcleos y será introducido en el mercado en 2011, según ha anunciado el fabricante. Interlagos constituirá el siguiente paso tras el lanzamiento por la compañía en el primer trimestre de 2010 del chip de 12 núcleos “Magny-Cours”.
El aumento de núcleos en sus chips es, según ha explicado AMD, de mejorar el rendimiento de su tecnología reduciendo al mismo tiempo el consumo energético de los procesadores.
Además, el aumento de los núcleos dentro de un mismo chip permitirá a las empresas reducir la cantidad de total de servidores en los centros de datos, con el consiguiente ahorro de costes de adquisición y consumo de energía, como ha explicado Pat Patla, vicepresidente de la unidad de plataforma servidor de AMD.
Los chips de 16 núcleos podrán implementarse en servidores con entre dos y cuatro sockets, lo que arrojará una capacidad máxima de hasta 64 núcleos por servidor, y formarán parte de las series Opteron 6000 que la compañía orienta a equipos de centros de datos.
Interlagos resultará especialmente interesante para servidores que soportan una diversidad de aplicaciones –incluidas simulaciones y bases de datos- con elevados requerimientos de potencia de procesamiento, en opinión de McCarron, analista principal de Mercury Research.
Los chips Opteron de AMD compiten directamente con la plataforma servidor Xeon de Intel. Por el momento, esta última sólo ha anunciado chips Xeon de ocho núcleos, cuyo nombre en código es Nehalem-EX, para 2010. Aunque Intel también ha anunciado un chip Larrabee, que, en palabras de la compañía ofrecerá “muchos núcleos”, éste se dirige más a entornos de supercomputación con aplicaciones de gama alta, como gráficos 3D.
Además, AMD ha asegurado que sus futuros procesadores integrarán funcionales avanzadas de gestión de potencia y conjuntos de instrucciones a nivel de chip para mejorar la ejecución de tareas en entornos virtualizados.
